IEEE Türkiye sponsorluğunda gerçekleşen Introduction to ASIC/FPGA Design adlı seminerle ilgili detayları aşağıda bulabilirsiniz.
ElectraIC, Doulos Certified Training Partner olarak Sayısal ASIC/FPGA Tasarımı konusunda bir günlük seminer düzenliyor. Bu seminer ElectraIC eğitim takviminde de yer alan ve ücretli olarak maksimum 14 kişilik sınıflarda teorik ve pratik olarak FPGA kartları ile gerçekleştirilen “Essential Digital Design Techniques” ve “Essential Verification Methodology” eğitimlerin kısaltılmış bir versiyonudur.
Seminerin sabah kısmı olan “Essential Digital Design Techniques” bölümünde sayısal tasarıma giriş yapılacak ve sayısal tasarımın temelleri paylaşılacaktır. ASIC (Application Specific Integrated Circuit) ve VHDL konularına da giriş yapılarak sayısal tasarım akışı ve sayısal tasarım girişi olan VHDL ile ilgili katılımcılara bilgiler aktarılacaktır. Öğleden sonra “Essential Verification Methodology” bölümünde “Fonksiyonel Doğrulama” için kullanılan metotlar, metodolojiler, ileri doğrulama teknikleri gibi konular anlatılacaktır.
Seminer sonunda yapılacak çekilişte 3 katılımcıya değeri 50 USD olan Doulos VHDL Golden Reference Guide hediye edilecektir. Tüm katılımcılara katılım sertifikası verilecek olup sertifika ile 2018 yılındaki eğitimlerden biri için %15 indirim sağlanacaktır. İndirim ElectraIC eğitim takviminde yer alan 2018 yılında gerçekleşecek eğitimler için geçerli olacaktır.
Kimler İçin?
- Sayısal elektronik devre tasarımı ile ilgili bir şirkette yeni çalışmaya başlayacak ya da başlamış olan mühendis adayları/mühendisler
- VHDL/Verilog/SystemVerilog gibi donanım tanımlama dilleri ile sayısal elektronik devre tasarımı yapmanın niye yazılım geliştirmek olmadığını anlamak isteyen mühendisler/yöneticiler
- Yazılım ya da farklı bir disiplinde çalışmış olup sayısal tasarıma giriş yapmak isteyen mühendisler
Bu seminer IEEE Türkiye Şubesi tarafından desteklenmektedir.
Konuşmacı : Ateş Berna
Kayıt İçin: Kayıt